AD977ACN，
一颗16位的高精度ADC，速度最高为200K，串行接口，可多片级联一起使用，而且输入电压的范围是可调节的（外围硬件），只需供电5即可。可容输入电压的范围：+-3.3V、+-5V、+-10V、0~5V、0~10V、0~4V
而且串行的时序可选择多种，包括SPI时序，本例采用外部时钟输入的无SYNC同步标识串行通讯模式，程序采用unSP ISA1.1精简汇编指令集，适用芯片型号为：SPCE061A。
AD977ACN支持多种输入范围的信号输入，前面已给出~~~~为了方便大多数的用户，这里选用了0~5V的输入范围的接法，并采用片内的偏置电压且无增益调节。可以从数据手册当中找到典型的接线图。
在确定采用何种时许进行操作之前，先看一下数据手册中的一段描述~~
EXTERNAL DISCONTINUOUS CLOCK DATA READ
AFTER CONVERSION NO SYNC OUTPUT GENERATED
Figure 4 illustrates the method by which data from conversion
“n” can be read after the conversion is complete using a discontinuous
external clock without the generation of a SYNC
output. After a conversion is complete, indicated by BUSY
returning high, the result of that conversion can be read while
CS is Low and R/C is high. In this mode CS can be tied low.
The MSB will be valid on the first falling edge and the second
rising edge of DATACLK. The LSB will be valid on the 16th
falling edge and the 17th rising edge of DATACLK. A minimum
of 16 clock pulses are required for DATACLK if the
receiving device will be latching data on the falling edge of
DATACLK. A minimum of 17 clock pulses are required for
DATACLK if the receiving device will be latching data on the
rising edge of DATACLK. Approximately 40 ns after the 17th
rising edge of DATACLK (if provided) the DATA output pin
will reflect the state of the TAG input pin during the first rising
edge of DATACLK.
The advantage of this method of reading data is that it is not
being clocked out during a conversion and therefore conversion
performance is not degraded.
When reading data after the conversion is complete, with the
highest frequency permitted for DATACLK (15.15 MHz), and
with the AD977A, the maximum possible throughput is approximately
195 kHz and not the rated 200 kHz.
For details on use of the TAG input with this mode see the Use
of the Tag Feature section.
图4中的时序图展示了使用（指AD977ACN）无SYNC同步信号输出的异步串行数据读取的方式，来读取当次（第n次）转换完成后的AD转换数据的方法。如图中所示，在BUSY信号输出的从低电平变为高电平（上升沿）后，指示一次转换完成，在CS信号置为低电平、RC置高的情况下，刚转换完成而得到的AD转换值可以马上被用户（或MCU）读取。在此模式之下，CS信号需要始终为低电平。转换所得到的数据的MSB位将会在DATACLK（以下简称CLK）的第1个下降沿与第2个上升沿间装载到DATA引脚（当然是指AD977ACN的啦），而LSB位将会在第16个下降沿和第17个上升沿之间装载到DATA引脚。如果采用下降沿时读取DATA值，则至少需要16个CLK脉冲；而如果需要在上升沿读取DATA值的话，则需要至少17个CLK脉冲。大约在第17个上升沿（CLK的）后再经过40ns，DATA引脚上将会把第1个CLK上升沿时TAG引脚的输入信号输出。
采用这样的方式进行AD转换并读取转换值时，在转换期间是不会有CLK信号的，也就是说在转换时将不会受到CLK的跳变引起的噪声影响。
采用本方式的在AD转换结束之后读取当次转换值，最高的读取数据的异步时钟信号（CLK）最高可为15.5MHz，这样的情况下，对于AD977的最高转换速度则仅为195KHz，而不是其最高的转换速率200KHz。
由前面的E文的理解，确定了所要选用的读数据时序，然后接下来就需要确定一下电路的连接了。AD977ACN支持多种输入范围的信号输入，前面已给出~~~~为了方便大多数的用户，这里选用了0~5V的输入范围的接法，并采用片内的偏置电压且无增益调节。可以从数据手册当中找到典型的接线图：
